DIALOG(R) File 347: JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

00667184 \*\*Image available\*\*
PHOTORECEPTOR

PUB. NO.: 55 -154784 [JP 55154784 A] PUBLISHED: December 02, 1980 (19801202)

INVENTOR(s): SHINOHARA YASUO

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 54-062999 [JP 7962999] FILED: May 22, 1979 (19790522)

INTL CLASS: [3] H01L-031/10

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 42.5

(ELECTRONICS -- Equipment); 46.1 (INSTRUMENTATION --

Measurement)

JAPIO KEYWORD: R100 (ELECTRONIC MATERIALS -- Ion Implantation)


JOURNAL: Section: E, Section No. 46, Vol. 05, No. 27, Pg. 132,

February 18, 1981 (19810218)

#### ABSTRACT

PURPOSE: To obtain a photodiode having high light receiving efficiency by forming the same conducting type low resistance layer on the surface layer of a high resistance semiconductor substrate, and forming a reverse conducting type diffused region having the same or slightly protruded as the low resistance layer thereat to form a PIN-junction.

CONSTITUTION: P ion or the like is implanted onto the same conducting type low resistance shallow n(sup +)-type layer 2 as the surface layer of a high resistance n(sup -)-type semiconductor substrate 1 thereon, and an n(sup +)-type channel stopper region 4 is inserted into the substrate 1 through the layer 2 at the peripheral edge. Then, to the layer 2 surround by the region 4 is diffused and formed a p(sup +)-type light receiving region 3 having the same depth as or slightly protruded into the layer 2, and a non-reflective coating film 6 is coated over the region 3 and the oxide film 11 formed on the exposed layer 2. Thereafter, aluminum surface electrodes 7 are mounted through the openings perforated at the region 4 and the film 6 at the region 3, and the ohmic back surface electrode 8 is mounted through the region 5 onto the back surface of the substrate 1.



\*File 351: Display format changes coming soon. Try them out now in ONTAP File 280. See HELP NEWS 280 for details.

Set Items Description
--- ----?s pn=jp 55159784
S1 0 PN=JP 55159784

## (9) 日本国特許庁 (JP)

## 00特許出願公開

# ⑩公開特許公報(A)

昭55—154748

**11.01** I 21/7

識別記号

庁内整理番号 6426-5F 63公開 昭和55年(1980)12月2日

H 01 L 21/76 21/94

7739—5F 6426—5F

発明の数 1 審査請求 未請求

27/08 29/78

6603-5F

全国明本 不明本

(全 4 頁)

## Ø相補型MOS半導体装置

顧 昭54-63452

**②特** 願

図出

(昭54(1979)5月23日

⑩発 明 者 長久保吉秀

川崎市幸区小向東芝町1番地東京芝浦電気株式会社総合研究所内

70発明者香山晋

川崎市幸区小向東芝町1番地東京芝浦電気株式会社総合研究所 内

川崎市幸区堀川町72番地

⑪出 願 人 東京芝浦電気株式会社

個代 理 人 弁理士 鈴江武彦

外2名

明 細 4

1. 発明の名称

相補型 MOS 半導体裝置

2. 特許請求の範囲

3.発男の詳細な説明

本発明は互に導電型の異なる半導体基板とウェル間の分離構造を改良した相補型 MOS 半導体装置に関する。

周知の如く、相補型 MOS 半導体装置(以下CMOS と称す)は通常 n 型シリコン基板に選択的に p 型ウェルを形成し n 領域には p チャンネル MOS トランジスタを、 p 領域には n チャンネル MOS トランジスタを、 大々形成して得られる。かかる CMOS は過旋時にしか電力を消費しない、基板効果を影響を受けにくい、 維音保裕度が大きい、 広い電源電圧の範囲で動作する等の特徴を有する。

ところで、従来の CMOS は第1 図に示すように 半導体基体 1 の n 型 シリコン基板 2 上にゲート 散化 製 3 ; を介して例えば多結晶 シリコンから なるゲート 電価 4 ; を形成し、 駄ゲート 電価 4; で自己整合法により p 型拡散層であるソース 6; ドレイン 6 ; を形成し、一方 n 型 シリコン基板 3 上に 週 択的に 骰け た p ウェル層 7 にも ゲート 散化 膜 3 。を介して形成されたゲート 電価 4 。 で自己整合法により n 型拡散層であるソース 5 2、 ドレイン 6 。を形成した構造になっている。

しかしながら、従来の CMOS にあっては n 型拡

1

特別昭55-154748(2)

・避シ 板及びウェル層の拡散層間の距離を従来に比し ・p型 て着しく縦線でき、高集装度化を速成した相補 D間の 型1808 半導体装置を見い出した。

本発明にかいて講部の課さを上記の知く限定した理由は講部の課さがウェル層の課さより説くすると、ウェル層と半導体基板間の分離を充分達成できず、それらの拡散層によるパンチスルー、ラッチアップの発生を充分防止できなく

3

なるからである。特に、ウェル層の概さより 2~5 pm 茶くした舞部を設けることが望ましい。

本発明において課部の報を上記範囲に限定した理由は、講部の報が 4 Am を越えると十分な高業務度化を達成し無くなるからである。但し、ウェル脳と半導体裏板間の分離特性を充分確保する観点から携部の報を 1 ~ 4 Am の範囲にするとが設ましい。

本発明において楽部に形成された熱酸化膜とは非部全体を組めるようにして形成したもので成いは神部の全角面、容器状に形成したものである。特に後者の如く神部の全局面に容器状の熱酸化膜内に 810g、81gN4 などの絶級他を埋め込み実質的に非部内全体を絶象物で埋めることが望ましい。このように、神部に絶象物で中でも販告性の高い無酸化膜を形成することにより、 ウェル層と 体基板間の分離を確実に行なえる利点を有する。

なか、本発明にかいではウェル層と半導体基

5

板間の分離を更に向上させるために、海部の底 にフィールド反転防止用のイオン注入層を設け てもよい。

次に、本発明の実施例を第2図(a)~(c)の製造工程を併配して説明する。

### 実 施 例

[I] 次いでレジストパターン12を除去した

6

特開8855-154748(3)

後、1000でのウェット雰囲気中で熱酸化を着した。この時、シリコン基板』』上面に約15 Amの の熱酸化層」 5 が成長すると共化、エッチング I 3 の内部偶数の両方から約1.5 Amの の熱酸化 膜が成長してエッチング部 I 3 が熱酸化膜 I 6 で組められた(第2 図(a) に示すように非化アンモニウム液で全面 エッチングしてシリコン基板 I 1 上の熱酸化 層 15 の厚さ分だけエッチングして素子分離 領域 I 7 を形成した。

【图】次いで、 a型シリコン基板 1 1 の p ウェル 層形 成相当部に 改基板 2 逆導電型の 不純物で あるボロンを選択的にイオン注入して前配素子 分離領域 1 7 (深さ約 115 pm ) 1 り 2.5 pm 機い 9 pm の p ウェル層 1 8 を形成し半導体 4 1 9 を作成した。 つづいて、 a型シリコン 基板 1 1 上及び p ウェル層 1 8 上にゲート 酸化 2 0 1 。 2 0 2 を介して多結晶 シリコンから なるゲート 電極 2 1 1 、 2 1 2 を形成した 長、 a 型シリコン 素板 1 1 にボロンを選択的に拡散して p + 型鉱

ティンネルのトランジスタ領域との設差が僅少で、ソース、ドレインの取出し電極の設切れがない高信頼性の CMOS であることがわかった。

以上詳述した知く、本発明によればトランジスタの動作特性を劣化せずに半導体基板及びウェル層に形成される拡散層間の距離を従来に比して著しく短縮でき、しかも半導体基板及びウェル層とそれら境界部分との平组性も確保でき、もって高級機能化が達成され、かつソース、ドレインの取出し電極の断線のない高信頼性を有する相補型 MOS 半導体装置を提供できるものである。

### 4. 図面の簡単な説明

第1図は従来の相補型 MO8 半導体装置を示す 断面図、第2図(a)~(e)は本発男の実施例における相補型 MO8 半導体装置の製造工程を示す断面 図である。

11… n型シリコン基板、13… エッテング 部(希部)、14…フィールド反転防止用のイオン往入層、16…無酸化膜、17…素子分離 散層であるソースョョ』、ドレイン231 を形成し、さらに p ウェル層』8 KAC集を選択的に拡散して a <sup>†</sup> 題拡散層であるソースョョ』、ドレイン23 章を形成した(第2回●図示)。その後、図示しないが CVD 法により SiO』の絶録層を全面に被着し、 p チャンネル、 n チャンネル側のゲート、ソース、ドレインと接続する取出し電極を形成して CMOS を製造した。


また、素子分離領域11とりチャンネル、8

8


領域、 18 … p ウェル暦、 19 …半導体基体、 211, 212 … ゲート電框、 221, 222 …ソース、 231, 232 …ドレイン。


出版人代理人 弁理士 鈴 扛 貮 彦

10



第 2 図





詹特姆 尼亞里 尼亞里

鐵 2 問

